在由高速缓存、主存和硬盘构成的三级存储体系中，CPU执行指令时需要读取数据，那么DMA控制器和中断CPU发出的数据地址是（  ）。

本网站大部分资源来源于「软考达人」、软考官方、网络分享，除本站组织的资源外，版权归原出题机构所有。

如有侵犯版权，请立刻和本网站联系并提供相关证明，本网站将在三个工作日内移除相关内容。